(3) Japanese Patent Application Laid-Open No. 9-252578 (1997): "HARMONIC CURRENT REDUCTION CIRCUIT"

The following is an extract relevant to the present application.

The present invention relates to a harmonic current reduction circuit in which a harmonic current is reduced in a power supply circuit which rectifies AC voltage from an AC power supply, switches the rectified voltage, and rectifies the switched voltage to generate DC voltage.

AC voltage from an AC power source 1 is half-wave-rectified with a rectifier diode 2, and this half-wave-rectified voltage is switched with a switching element 9 through a reactor 3, and it is smoothed with an electrolytic capacitor 12 through a high-speed recovery diode 8 before being supplied to a load 13, and also the switching element 9 is turned on/off so that the current from the AC power source may be sine waves through a drive circuit 10, based on an input voltage from an input voltage detecting circuit 5, an input current from an input current detecting circuit 7, and an output current from an output voltage detecting means 11.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-252578

(43)公開日 平成9年(1997)9月22日


(51) Int.Cl. ⁶ H 0 2 M H 0 2 J	7/217 1/02	酸別記号	庁内整理番号 8726-5H	F I H O 2 M H O 2 J	7/217 1/02		ŧ	技術表示箇所
	3/01				3/01		A	
H 0 2 M	3/155			H 0 2 M	3/155	/155 F		
				審査翻	求 未請求	請求項の数4	OL	(全 12 頁)
(21)出願番号		特顧平8-58686		(71)出顧	-	3078 社東芝		
(22)出顧日		平成8年(1996)3	月15日	(72)発明和	皆 宮崎 神奈川	県川崎市幸区堀 浩 県横浜市磯子区 東芝住空間シス	新杉田町	丁8番地 株
				(72)発明者	神奈川	洋 県横浜市磯子区 東芝住空間シス		
				(74)代理	人力理士	: 三好 秀和	<i>(</i> \$134	š)

(54) 【発明の名称】 高調波電流低減回路

(57)【要約】

【課題】 変換効率の低下を改善するとともに、部品点数を削減し、経済化を図った高調波電流低減回路を提供する。

【解決手段】 交流電源1からの交流電圧を整流ダイオード2で半波整流し、この半波整流電圧をリアクトル3を介してスイッチング素子9でスイッチングし、高速リカバリダイオード8を介して電解コンデンサ12で円滑化して負荷13に供給するとともに、入力電圧検出回路5からの入力電圧、入力電流検出回路7からの入力電流、出力電圧検出手段11からの出力電流に基づきドライブ回路10を介して交流電源からの電流が正弦波となるようにスイッチング素子9をオン/オフ駆動している。



【特許請求の範囲】

【請求項1】 交流電源からの交流電圧を半波整流すべく該交流電源の一端に接続された整流ダイオードと、 該整流ダイオードに直列に接続されたリアクトルと、 該リアクトルに直列に接続された高速リカバリダイオー ドと、

該高速リカバリダイオードの他端と前記交流電源の他端との間で負荷に並列に接続された電解コンデンサと、 前記リアクトルの負荷側に接続されたスイッチング素子と、

前記整流ダイオードの負荷側と前記交流電源の他端との間に接続された抵抗と、

該抵抗に接続され、前記交流電源からの入力電圧を検出 する入力電圧検出回路と、

前記交流電源からの電流を検出する入力電流検出回路 と

前記スイッチング素子を駆動するドライブ回路と、 前記電解コンデンサの両端の電圧を検出する出力電圧検 出手段と

前記入力電圧検出回路、前記入力電流検出回路、および 20 前記出力電圧検出回路からの出力信号に基づき、前記交流電源からの電流が正弦波となるように前記スイッチング素子をオン/オフ駆動する信号を前記ドライブ回路に供給する制御回路とを有することを特徴とする高調波電流低減回路。

【請求項2】 交流電源の一端に接続されたリアクトル と

該リアクトルに直列に接続された高速リカバリダイオー ドと、

該高速リカバリダイオードの他端と前記交流電源の他端 30 す高調波電流低減回路は、交流電源91からの交流電圧 との間で負荷に並列に接続された電解コンデンサと、 (図12の点線で示す波形)を4個のダイオードからな 前記リアクトルの負荷側に接続されたスイッチング素子 る全波整流回路92で整流し、この整流された電圧をリ

前記スイッチング素子に直列に接続された保護ダイオー ドと、

前記交流電源の両端に直列に接続された整流ダイオードおよび抵抗と、

該抵抗に接続され、前記交流電源からの入力電圧を検出 する入力電圧検出回路と、

前記交流電源からの電流を検出する入力電流検出回路 と、

前記スイッチング素子を駆動するドライブ回路と、 前記電解コンデンサの両端の電圧を検出する出力電圧検 出手段と、

前記入力電圧検出回路、前記入力電流検出回路、および前記出力電圧検出回路からの出力信号に基づき、前記交流電源からの電流が正弦波となるように前記スイッチング素子をオン/オフ駆動する信号を前記ドライブ回路に供給する制御回路とを有することを特徴とする高調波電流低減回路。

2

【請求項3】 前記入力電圧検出回路は、前記抵抗に直列に接続されたフォトダイオードおよび該フォトダイオードに光学的に接続され、位相検出信号を出力するフォトトランジスタからなるフォトカプラと、前記位相検出信号が高レベルにある時間と低レベルにある時間の差を検出するカウンタと、該カウンタのカウント値をロードされ、該カウント値をシフトするシフトレジスタのレジスタ値とを比較し、交流電源のゼロクロス点を検出するコンパレータとを有することを特徴とする請求項2記載の高調波電流低減回路。

【請求項4】 前記ドライブ回路は、交流電源からの交流電圧を半波整流した電圧を所定の基準電圧と比較して位相検出信号を発生するコンパレータと、該コンパレータから出力される位相検出信号とドライブ信号との論理積を取るアンド回路とを有することを特徴とする請求項2記載の高調波電流低減回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流電源からの交流電圧を整流し、この整流電圧をスイッチングし、このスイッチングされた電圧を整流して直流電圧を発生する電源回路において高調波電流を低減した高調波電流低減回路に関する。

[0002]

【従来の技術】近年、国内外の電源高調波電流の規制に対応したアクティブフィルタが開発され、このようなアクティブフィルタを使用した高調波電流低減回路として、従来、図11に示すようなものがある。図11に示す高調波電流低減回路は、交流電源91からの交流電圧(図12の点線で示す波形)を4個のダイオードからなる全波整流回路92で整流し、この整流された電圧をリアクトル93を介してスイッチングトランジスタ94でスイッチングし、このスイッチングされた電圧をダイオード95で整流し、平滑コンデンサ96を介して負荷97に供給している。

【0003】また、入力電圧検出回路98からの入力電圧、入力電流検出回路99からの入力電流、出力電圧検出回路102からの出力電圧をアクティブフィルタ制御00路103からの出力信号でドライブ回路101を介して前記スイッチングトランジスタ94をオン/オフスイッチングし、これにより図12の実練で示す電源電流波形が点線で示す電源電圧波形と同じ正弦波になるように制御し、電源電流の高調波成分を低減している。

[0004]

【発明が解決しようとする課題】上述したように、高調 波電流の低域のためにアクティブフィルタを使用する と、従来の電源回路に比べて、コストアップおよび変換 50 効率の低下を招き、実用化の障害となっている。変換効 率を低下させる原因は、主にダイオード、リアクタ、ス イッチング素子である。

【0005】特に、従来の回路では、図11に示すよう に、交流電源91からの交流電圧を4個のダイオードか らなる全波整流回路で整流しているため、図11におい てスイッチングトランジスタ94がオンしている期間で は、点線で示す電流ループ内に2個のダイオードが挿入 され、オフ期間では、電流ループ内に3個のダイオード が挿入され、これにより変換効率が低下するとともに、 部品点数も多く、非経済的であるという問題がある。

【0006】本発明は、上記に鑑みてなされたもので、 その目的とするところは、変換効率の低下を改善すると ともに、部品点数を削減し、経済化を図った高調波電流 低減回路を提供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するた め、請求項1記載の本発明は、交流電源からの交流電圧 を半波整流すべく該交流電源の一端に接続された整流ダ イオードと、該整流ダイオードに直列に接続されたリア クトルと、該リアクトルに直列に接続された高速リカバ 20 回路からの入力電流、出力電圧検出手段からの出力電流 リダイオードと、該高速リカバリダイオードの他端と前 記交流電源の他端との間で負荷に並列に接続された電解 コンデンサと、前記リアクトルの負荷側に接続されたス イッチング素子と、前記整流ダイオードの負荷側と前記 交流電源の他端との間に接続された抵抗と、該抵抗に接 続され、前記交流電源からの入力電圧を検出する入力電 圧検出回路と、前記交流電源からの電流を検出する入力 電流検出回路と、前記スイッチング素子を駆動するドラ イブ回路と、前記電解コンデンサの両端の電圧を検出す る出力電圧検出手段と、前記入力電圧検出回路、前記入 力電流検出回路、および前記出力電圧検出回路からの出 力信号に基づき、前記交流電源からの電流が正弦波とな るように前記スイッチング素子をオン/オフ駆動する信 号を前記ドライブ回路に供給する制御回路とを有するこ とを要旨とする。

【0008】請求項1記載の本発明にあっては、交流電 源からの交流電圧を整流ダイオードで半波整流し、この 半波整流電圧をリアクトルを介してスイッチング素子で スイッチングし、高速リカバリダイオードを介して電解 コンデンサで円滑化して負荷に供給するとともに、入力 電圧検出回路からの入力電圧、入力電流検出回路からの 入力電流、出力電圧検出手段からの出力電流に基づきド ライブ回路を介して交流電源からの電流が正弦波となる ようにスイッチング素子をオン/オフ駆動している。

【0009】また、請求項2記載の本発明は、交流電源 の一端に接続されたリアクトルと、該リアクトルに直列 に接続された高速リカバリダイオードと、該高速リカバ リダイオードの他端と前記交流電源の他端との間で負荷 に並列に接続された電解コンデンサと、前記リアクトル

4

チング素子に直列に接続された保護ダイオードと、前記 交流電源の両端に直列に接続された整流ダイオードおよ び抵抗と、該抵抗に接続され、前記交流電源からの入力 電圧を検出する入力電圧検出回路と、前記交流電源から の電流を検出する入力電流検出回路と、前記スイッチン グ素子を駆動するドライブ回路と、前記電解コンデンサ の両端の電圧を検出する出力電圧検出手段と、前記入力 電圧検出回路、前記入力電流検出回路、および前記出力 電圧検出回路からの出力信号に基づき、前記交流電源か らの電流が正弦波となるように前記スイッチング素子を オン/オフ駆動する信号を前記ドライブ回路に供給する 制御回路とを有することを要旨とする。

【0010】請求項2記載の本発明にあっては、リアク トルを通った交流電源からの交流電圧を保護ダイオード を介してスイッチング素子でスイッチングし、このスイ ッチングした電圧を高速リカバリダイオードを介して電 解コンデンサで円滑化して負荷に供給するとともに、交 流電源からの交流電圧をダイオードおよび抵抗を介して 入力電圧検出回路で検出された入力電圧、入力電流検出 に基づきドライブ回路を介して交流電源からの電流が正 弦波となるようにスイッチング素子をオン/オフ駆動し ている。

【0011】更に、請求項3記載の本発明は、請求項2 記載の発明において、前記入力電圧検出回路が前記抵抗 に直列に接続されたフォトダイオードおよび該フォトダ イオードに光学的に接続され、位相検出信号を出力する フォトトランジスタからなるフォトカプラと、前記位相 検出信号が高レベルにある時間と低レベルにある時間の 30 差を検出するカウンタと、該カウンタのカウント値をロ ードされ、該カウント値をシフトするシフトレジスタ と、前記カウンタのカウント値と前記シフトレジスタの レジスタ値とを比較し、交流電源のゼロクロス点を検出 するコンパレータとを有することを要旨とする。

【0012】請求項3記載の本発明にあっては、入力電 圧検出回路においてフォトカプラからの位相検出信号が 高レベルにある時間と低レベルにある時間の差をカウン タで検出し、該カウンタのカウント値をシフトレジスタ にロードしてシフトし、カウンタのカウント値とシフト 40 レジスタのレジスタ値とを比較し、交流電源のゼロクロ ス点を検出している。

【0013】請求項4記載の本発明は、請求項2記載の 発明において、前記ドライブ回路は、交流電源からの交 流電圧を半波整流した電圧を所定の基準電圧と比較して 位相検出信号を発生するコンパレータと、該コンパレー タから出力される位相検出信号とドライブ信号との論理 積を取るアンド回路とを有することを要旨とする。

【0014】請求項4記載の本発明にあっては、ドライ ブ回路においては交流電源からの交流電圧を半波整流し の負荷側に接続されたスイッチング素子と、前記スイッ 50 た電圧を所定の基準電圧と比較して位相検出信号を発生

し、この位相検出信号とドライブ信号との論理積をアン ド回路で取っている。

[0015]

【発明の実施の形態】以下、図面を用いて本発明の実施 の形態について説明する。

【0016】図1は、本発明の一実施形態に係わる高調 波電流低減回路の構成を示す回路図である。同図に示す 高調波電流低減回路は、交流電源1からの交流電圧を半 波整流する整流ダイオード2、該整流ダイオード2のア ノードに一端が接続されたリアクトル3、該リアクトル 10 3の他端にカソードが接続された高速リカバリダイオー ド8、該高速リカバリダイオード8のカソードに一端が 接続され、両端に負荷13が接続されている電解コンデ ンサ12、前記整流ダイオード2のカソードと交流電源 1の他端との間に接続された2個の直列接続された分圧 抵抗4a,4b、交流電源1の他端に一端が接続された 電流検出用抵抗6、該電流検出用抵抗6の他端と前記り アクトルの他端との間に接続されたIGBTやMOSF ET等からなるスイッチング素子9、前記分圧抵抗4 a, 4bの接続点に接続され、入力電圧を検出する入力 20 電圧検出回路5、前記電流検出用抵抗6の両端に接続さ れ、入力電流を検出する入力電流検出回路7、前記スイ ッチング素子9のベースに接続されたドライブ回路1 0、前記電解コンデンサ12の両端の出力電圧を検出す る出力電圧検出回路11、前記入力電圧検出回路5から の入力電圧、入力電流検出回路 7 からの入力電流、出力 電圧検出回路11からの出力電圧を供給され、これらの 各入力信号に基づいて交流電源1の電流が正弦波となる ようにスイッチング素子9をオン/オフ駆動する制御信 号を前記ドライブ回路10に出力する高調波電流低減制 御回路14から構成されている。

【0017】また、図2は、図1に示す高調波電流低減 回路に使用されている前記高調波電流低減制御回路14 の詳細な構成を示すプロック図である。図2に示す高調 波電流低減制御回路14は、前記出力電圧検出回路11 からの出力電圧と基準電圧源21からの基準電圧とを演 算する電圧誤差増幅器22、該電圧誤差増幅器22の出 力と前記入力電圧検出回路5から取り込んだ基準電圧波 形とを演算し、基準電圧波形を出力する乗算器23、乗 算器23からの基準電流波形と入力電流検出回路7から の入力電流波形とを演算する電流誤差増幅器25、該電 流誤差増幅器25からの出力信号をPWM周波数発振器 24から発生するPWM信号と比較し、PWM信号を発 生するPWM比較器26、過電圧、過電流などから保護 するとともに、前記PWM比較器26からのPWM信号 を前記ドライブ回路10に出力する保護回路27から構 成されている。

【0018】図3は、図1の高調波電流低減回路におけ る電源電圧波形および電源電流波形を示す図であり、点 線は電源電流波形を示している。

【0019】以上のように構成される高調波電流低減回 路において、交流電源1からの交流電圧(図3の点線で 示す電圧)は、整流ダイオード2で半波整流され、この 半波整流された電圧は、リアクトル3を介してスイッチ ング素子9でスイッチングされ、このスイッチングされ た電圧は高速リカバリダイオード8で整流され、電解コ ンデンサ12で円滑化され、負荷13に供給されるとと もに、整流ダイオード2で整流された電圧は分圧抵抗4 a, 4bで分圧され、入力電圧検出回路5で検出され、 入力電圧検出回路5は図4(a)に示すような基準電圧 波形を高調波電流低減制御回路14に供給する。

6

【0020】交流電源1からの交流電圧は整流ダイオー ド2で半波整流されるため、入力電圧検出回路5は、図 4 (a) に示すように、電源周期の半周期のみ、すなわ ち電源周期360度のうち0から180度の期間のみ出 力信号を発生する。従って、入力電流検出回路7で検出 される入力電流も図3の実験で示すように0度から18 0度の半周期のみ流れる。

【0021】また、入力電流検出回路7は、電流検出用 抵抗6の電圧降下により電源電流波形を検出し、高調波 電流低減制御回路14に供給する。高調波電流低減制御 回路14は、電源電圧の位相が0度から180度の時、 ドライブ回路10からPWM信号を出力して、スイッチ ング素子9をオン/オフし、電源電流波形が基準電圧波 形と同じ正弦波になるように制御する。PWM信号は、 電源電流波形が基準電流波形よりも小さい時はスイッチ ング素子9をオフし、リアクトル3のエネルギを放出す る。この動作をPWM周波数で繰り返し行い、電源電流 30 波形と基準電圧波形が同じ正弦波になるようにPWM制 御する。

【0022】 PWM周波数は、 PWM周波数発振器24 で発生し、数十KHzから数百KHzに設定される。ま た、高調波電流低減制御回路14は出力電圧を一定に制 御している。出力電圧検出回路11は、電解コンデンサ 12の両端の出力電圧を抵抗を分圧して検出する。

【0023】高調波電流低減制御回路14は、出力電圧 検出回路11で検出した出力電圧と高調波電流低減制御 回路14の内部の基準電圧源21の基準電圧とを電圧誤 40 差増幅器22で演算し、電圧誤差増幅器22の出力と入 力電圧検出回路 5 から取り込んだ基準電圧波形とを乗算 器23で演算し、基準電流波形を出力する。乗算器23 は、出力電圧が低い時には基準電流波形を大きく、出力 電圧波形が高い時には基準電流波形を小さくなるように 演算を行う。これにより、負荷電流に変動があっても、 出力電圧を一定に制御することができる。

【0024】整流ダイオード2は、交流電源1からの交 流電圧を半波整流するとともに、電源電圧の位相が18 0度から360度の時にスイッチング素子9に逆電圧が 線は図1においてB点からA点を見た電源電圧波形、実 50 印加されることを防止するように作用している。なお、

高調波電流低減制御回路14は従来から製品化されてい るアクティブフィルタ制御ICを使用することができ

【0025】以上のように構成される高調波電流低減回 路では、交流電源1からの電源電圧の整流を1個の整流 ダイオード2で行うことができ、図11に示した従来の 回路で4個必要であったものに比較して、3個のダイオ ードを削減することができる。また、従来のアクティブ フィルタの構成では、スイッチング素子9がオンしてい は2個のダイオードが挿入されていたが、これに対して 本実施形態の高調波電流低減回路では、スイッチング素 子9がオンしている時には、電流ループ内には1個のダ イオード2のみが挿入され、オフの期間では電流ループ 内に2個のダイオード2,8が挿入されている。従っ て、ダイオードの順方向電圧降下による損失は、スイッ チング素子9がオンしている期間では1/2となり、オ フの期間では2/3となり、変換効率の低下を改善する ことができる。

調波電流低減回路の構成を示す回路図である。同図に示 す高調波電流低減回路は、図1に示した実施形態におい て整流ダイオード2を削除し、この代わりに直列接続さ れた分圧抵抗 4 a , 4 b に直列に整流ダイオード 1 6 を 挿入し、スイッチング素子9に直列に保護ダイオード1 5を挿入した点が異なるのみであり、その他の構成は図 1のものと同じである。

【0027】図5のように構成される高調波電流低減回 路では、分圧抵抗4a,4bに直列に接続された整流電 流16に流れる電流は、数mAと小さいため、該ダイオ 30 トランジスタ32 bが導通し、図9 (b) o (p) に示 ード16として小信号用の安価なダイオードを使用する ことができる。また、図1の回路の整流ダイオード2に は常に電源電流が流れていたが、図5の回路では保護ダ イオード15にはスイッチング素子9がオンの時のみ電 流が流れる。従って、スイッチング素子9がオンしてい る期間には、図1の回路と同様に電流ループ内には1個 のダイオードが挿入されているが、オフの期間には電流 ループ内に1個のダイオードが挿入されることになる。 従って、ダイオードの順方向電圧降下による損失は、図 11に示す従来の構成に比較し、スイッチング素子9が 40 ウンタをダウンカウントさせている。そして、次の立ち オンしている期間には1/2となり、オフの期間には1 / 3となり、図1の構成に比較し、更に変換効率を改善 することができる。

【0028】図6は、本発明の更に他の実施形態に係わ る高調波電流低減回路の構成を示す回路図である。同図 に示す高調波電流低減回路は、図5に示した実施形態に おいてスイッチング素子9と保護ダイオード15の位置 を入れ替えた点が異なるのみで、その他の構成および作 用は図5に示すものと同じである。従って、図6の高調 波電流低減回路も図5の回路と同様な動作を実現でき、

同様な効果を実現することができる。

(5)

【0029】図7は、本発明の別の実施形態に係わる高 調波電流低減回路の構成を示す回路図である。同図に示 す高調波電流低減回路は、図6に示した実施形態におい てリアクトル3と高速リカバリダイオード8の接続位置 を下側に移動した点が異なるのみで、その他の構成およ び作用は図6のものと同じである。従って、図7の高調 波電流低減回路も図5および図6の回路と同様な動作を 実現でき、同様な効果を実現することができる。

る期間には、図11で説明したように、電流ループ内に 10 【0030】図8は、本発明の更に別の実施形態に係わ る高調波電流低減回路の構成を示す回路図である。同図 に示す高調波電流低減回路は、図7の実施形態において スイッチング素子9と保護ダイオード15の位置を入れ 替えた点が異なるのみで、その他の構成および作用は図 7のものと同じである。従って、図8に示す高調波電流 低減回路も図7の回路と同様な動作を実現でき、同様な 効果を実現することができる。

【0031】図9(a)は、図5ないし図8に示した各 実施形態における入力電圧検出回路5の他の構成を示す 【0026】図5は、本発明の他の実施形態に係わる高 20 図である。なお、高調波電流低減回路の基準電流波形 (正弦波) を高調波電流低減回路の内部でメモリに記憶 しておき、交流電源のゼロクロス点に同期させて出力す る方式が提案されている。このような方式の場合には、 交流電源のゼロクロス点を検出すればよい。

> 【0032】図9において、交流電源1からの交流電圧 は、抵抗31を介してフォトカプラ32のフォトダイオ ード32aに印加され、これにより該フォトダイオード 32aに図9(b)の(イ)に示すように正の半周期の み電流が流れ、これにより該フォトカプラ32のフォト すような位相検出信号が該フォトトランジスタ32bか ら出力される。なお、該フォトトランジスタ32bのコ レクタはプルアップ抵抗33によって図示しない電源電 圧にプルアップされている。

【0033】フォトトランジスタ32bから出力された 位相検出信号は、カウンタ34に供給され、これにより 図9 (b) の (ハ) に示すように該位相検出信号の立ち 上がりエッジでカウンタ34をリセットして、該カウン タをアップカウント開始させ、立ち下がりエッジで該カ 上がりエッジでカウンタ34のカウント値をシフトレジ スタ35にロードするとともに、2ビットシフトし、シ フトレジスタ35の値を1/4にしている。カウンタ3 4およびシフトレジスタ35の各値はコンパレータ36 に供給され、コンパレータ36は両者の値を比較し、両 者の値が一致した時をゼロクロス点として図9 (b) の (二) に示すように出力している。高調波電流低減制御 回路14は、このゼロクロス点に同期して、電源周期の 半周期の位相期間の間だけ、図9(b)の(ホ)に示す 50 ようにドライブ回路10からPWM信号を出力すること

ができる。

【0034】図10(a)は、図5ないし図8に示した 各実施形態におけるドライブ回路の構成を示す図であ る。なお、図5ないし図8の各実施形態のように入力電 圧回路でドライブ回路の出力を片側の半周期の位相区間 に出力するように制御していない構成の場合に、180 度から360度の位相区間においてドライブ出力を禁止 する必要があるが、図10(a)に示す回路はこのよう なために必要なものである。

【0035】図10(a)において、交流電源1からの 10 交流電圧をダイオード41で図10(b)の(イ)に示 すように整流し、分圧抵抗42,43で分圧し、この分 圧電圧をコンパレータ44で基準電圧と比較し、図10 (b) の(ロ) に示すような位相検出信号を出力してい る。

【0036】このコンパレータ44からの位相検出信号 は、アンド回路45でドライブ信号との論理積を取ら れ、これにより図10(b)の(ハ)に示すようなPW M信号をドライブ回路10から電源位相の0~180度 の位相区間のみ出力している。

【0037】上述したように構成される本発明の髙調波 電流低減回路においては、電源電流の第2次高調波電流 は基本波電流の40%前後となる。 I EC規格および国 内ガイドラインでクラスAに分類される機器の100V 入力の第2次高調波電流の限度値は2. 48Aであるの で、基本波電流は約6A流せることになる。従って、約 600Wの機器まで限度値を満足することができる。ま た、200V入力の第2次高調波電流の限度値は1.2 4 Aであるから、同様に計算すると、 基本波電流は約3 足することができる。4次以降の偶数次高調波電流も発 生するが、第2次高調波電流に比べて限度値に対する割 合が小さいので無視できる。なお、奇数次の高調波電流 は限度値を十分に満足しており、問題はない。

【0038】表1は本発明の高調波電流の基本波に対す る含有率の測定例を示している。表1 では、第11次ま で示しているが、第12次以降の高調波電流の含有率は 1%以下であり、問題がないことを確認している。

[0039]

【表 1 】

10 高国波電流測定例

高調波次数	含有率 [%]
基本被	
2 &	38. 5
3 X	3. 8
4 X	9. 3
5次	0. 6
6 tx	2. 6
7次	1. 4
8次	l. 7
9 次	1. 3
10次	1. 6
11次	0. 6

[0040]

【発明の効果】以上説明したように、請求項1記載の本 20 発明によれば、交流電源からの交流電圧を整流ダイオー ドで半波整流し、この半波整流電圧をリアクトルを介し てスイッチング手段でスイッチングし、高速リカバリダ イオードを介して電解コンデンサで円滑化して負荷に供 給するとともに、入力電圧検出回路からの入力電圧、入 力電流検出回路からの入力電流、出力電圧検出手段から の出力電流に基づきドライブ回路を介して交流電源から の電流が正弦波となるようにスイッチング素子をオン/ オフ駆動しており、整流回路として1個のダイオードを 使用した半波整流回路を利用しているため、従来の4個 A流せることになり、約600Wの機器まで限度値を満 30 のダイオードを使用した全波整流回路の比較し、部品点 数を削減でき、 経済化を図ることができるとともに、 電 流ループ内のダイオードの数も従来のものに比較して低 滅され、変換効率も向上することができる。偶数次高調 波のうち2次高調波は基本波の40%程度発生するが、 2次高調波の規制値が2.48Aであるので、約600 Wの機器まで髙調波電流の限度値を満足することができ る。

> 【0041】また、請求項2記載の本発明によれば、リ アクトルを通った交流電源からの交流電圧を保護ダイオ 40 一ドを介してスイッチング素子でスイッチングし、この スイッチングした電圧を高速リカバリダイオードを介し て電解コンデンサで円滑化して負荷に供給するととも に、交流電源からの交流電圧をダイオードおよび抵抗を 介して入力電圧検出回路で検出された入力電圧、入力電 流検出回路からの入力電流、出力電圧検出手段からの出 力電流に基づきドライブ回路を介して交流電源からの電 流が正弦波となるようにスイッチング素子をオン/オフ 駆動しており、半波整流回路を利用しているため、部品 点数を削減でき、経済化を図ることができるとともに、

> 50 電流ループ内のダイオードの数も更に低減され、変換効

率を更に向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係わる高調波電流低減回 路の構成を示す回路図である。

【図2】図1に示す高調波電流低減回路に使用されてい る高調波電流低減制御回路の詳細な構成を示すブロック 図である。

【図3】図1の高調波電流低減回路における電源電圧波 形および電源電流波形を示す図である。

【図4】図1に示す高調波電流低減回路の動作を示す波 10 1 交流電源 形図である。

【図5】本発明の他の実施形態に係わる高調波電流低減 回路の構成を示す回路図である。

【図6】本発明の更に他の実施形態に係わる高調波電流 低減回路の構成を示す回路図である。

【図7】本発明の別の実施形態に係わる髙調波電流低減 回路の構成を示す回路図である。

【図8】本発明の更に別の実施形態に係わる高調波電流 低減回路の構成を示す回路図である。

【図9】図5ないし図8に示した各実施形態における入 20 11 出力電圧検出回路 力電圧検出回路の他の構成を示す図および動作波形を示

す図である。

【図10】図5ないし図8に示した各実施形態における ドライブ回路の構成を示す図および動作波形を示す図で ある。

【図11】従来の高調波電流低減回路の構成を示す図で ある。


【図12】図11の従来の高調波電流低減回路の動作波 形を示す図である。


【符号の説明】


- - 2 整流ダイオード
 - 3 リアクトル
 - 4 a, 4 b 分圧抵抗
 - 5 入力電圧検出回路
 - 6 電流検出用抵抗
 - 7 入力電流検出回路
 - 8 高速リカバリダイオード
 - 9 スイッチング素子
 - 10 ドライブ回路


 - 12 電解コンデンサ


[図1]













【図6】







[図8]

